ブラウザのJavascriptが無効になっています。このページの機能の一部は、ログインしないと作動しません。

AS4C128M32MD2A-25BIN

Name: Alliance Memory AS4C128M32MD2A-25BIN
Brand: Alliance Memory
SKU: 913-4C12832MD2A25BIN
Price: 3109 JPY
Availability: InStock

画像はあくまで参考です
製品仕様をご覧ください

Mouser 番号：

913-4C12832MD2A25BIN

メーカ番号：

AS4C128M32MD2A-25BIN

メーカ：

Alliance Memory

詳細：

DRAM LPDDR2, 4G, 128M X 32, 1.2V, 134 BALL BGA, 400MHZ, Industrial TEMP - Tray

データシート:

AS4C128M32MD2A-25BIN データシート (PDF)

ECADモデル:

無料のライブラリローダーをダウンロードし、お使いのECADツール用にこのファイルを変換してください。ECADモデルの詳細について

詳細を表示

Alliance Memory AS4C128M32MD2A-25BINの詳細を読む

在庫: 86

在庫：: 86 すぐに出荷可能

予期しないエラーが発生しました。後でもう一度お試しください。
工場リードタイム：: 20 週間表示されている時間を超える工場生産予定時間。

数量を入力:

最小: 1 倍数: 1

ユニット価格:

¥-

合計額:

¥-

EST関税:

価格 (JPY)

数量	ユニット価格	合計額
	¥3,109.4	¥3,109
	¥2,883.5	¥28,835
	¥2,793.4	¥69,835
	¥2,725.5	¥136,275
	¥2,607	¥260,700
	¥2,540.6	¥426,821
	¥2,450.6	¥1,235,102
1,008	見積り

.hidden-for-nojs { display: none; } .pull-right-nojs { justify-content: flex-end; }

製品属性	属性値	属性の選択
メーカ:	Alliance Memory
製品カテゴリー:	DRAM
RoHS:
タイプ:	SDRAM Mobile - LPDDR2
メモリサイズ:	4 Gbit
データバス幅:	32 bit
最高クロック周波数:	400 MHz
パッケージ/ケース:	FBGA-134
編成:	128 M x 32
アクセス時間:	5.5 ns
供給電圧 - 最小:	1.14 V
供給電圧 - 最大:	1.95 V
最低動作温度:	- 40 C
最高動作温度:	+ 85 C
シリーズ:	AS4C128M32MD2A-25
パッケージ化:	Tray
ブランド:	Alliance Memory
組立国:	Not Available
拡散国:	Not Available
原産国:	TW
水分感度:	Yes
取り付け様式:	SMD/SMT
製品タイプ:	DRAM
工場パックの数量:	168
サブカテゴリ:	Memory & Data Storage
供給電流 - 最大:	130 mA
単位重量:	2.191 g

製品が見つかりました:

類似製品を表示するには、チェックボックスを1つ以上選択します

このカテゴリーの類似製品を表示するには、上記のチェックボックスを1つ以上選択してください。

選択した属性: 0

ドキュメントの絞り込み:

データシート

AS4C128M32MD2A-25BIN データシート (PDF)

REACH Declaration (PDF)

CNHTS:: 8542329010
CAHTS:: 8542320020
USHTS:: 8542320036
MXHTS:: 8542320201
ECCN:: EAR99

DDR2 SDRAM

Alliance Memory DDR2 SDRAM is designed to comply with DDR2 SDRAM key features. Features such as posted CAS# with additive latency, Write latency=Read latency -1, and On-Die Termination (ODT). All of the control and address inputs are synchronized with a pair of externally supplied differential clocks. Inputs are latched at the cross point of differential clocks (CK rising and CK# falling). All I/Os are synchronized with a pair of bidirectional strobes (DQS and DQS#) in a source synchronous fashion. The address bus is used to convey row, column, and bank address information in RAS #, CAS# multiplexing style.

低消費電力DDR2 SDRAM

アライアンス・メモリ低消費電力DDR2 SDRAMは、高速CMOSおよび動的アクセス・メモリで、8バンク・メモリ・デバイスとして内部設定されています。これらのDDR2 SDRAMは、4ビット取得済DDRアーキテクチャ、プログラマブル読取・書込待ち時間、自動温度補償セルフ更新（TCSR）、クロック・ストップ機能が特徴です。DDR2 SDRAMによって、コマンド/アドレス（CA）バスにダブル・データ・レート・アーキテクチャを採用することで、システム内の入力ピンの数を削減されています。このCAバスは、アドレス、コマンド、バンク情報の送信に使用されます。これらのDDR2 SDRAMは、DQ（双方向/差動データ・バス・ピン）でダブル・データ・レート・アーキテクチャを採用することで、高速動作を達成しています。